## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63308797 A

(43) Date of publication of application: 16.12.88

(51) Int. CI

G11C 17/00 H01L 27/10 H01L 29/78

(21) Application number: 62144033

(22) Date of filing: 11.06.87

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

KITAZAWA SHOJI ONO TAKASHI

## (54) SEMICONDUCTOR STORAGE DEVICE


(57) Abstract: -

PURPOSE: To obtain a memory capable of erasure and write for an EPROM base by providing a control means to a memory matrix comprising a MOSFET having a floating and a control gate and applying a prescribed voltage to both the gates and 1st and 2nd electrodes.

CONSTITUTION: Memory elements M<sub>11</sub>WM<sub>32</sub> having floating/control gate are arranged in a matrix. A voltage switching circuit 26 is connected to a common line B of the matrix, a common line B is connected to ground at write/readout and a high voltage below the breakdown voltage of the memory element M and its vicinity is supplied in response to an erasure signal. A row decoder 25 is connected to a word line to turn on all FETs 21aW21c of the selection circuit in response to the erasure signal. A block 28 is provided with a means 29 outputting a write signal to a node 27 of the selection circuit in response to the write control signal, a circuit 30 having a function keeping a constant voltage and outputting an output in response to the current and a sense amplifier 31 amplifying the output of the circuit 30 at readout and stopping the readout by the signal of the signal line A at erasure. Through the constitution above, write/erasure is applied

to the memory element having a floating gate quickly by a minute current to improve the function and circuit integration.

COPYRIGHT: (C)1988, JPO& Japio



## ⑩日本国特許庁(JP)

## ① 特許出願公開

## ◎ 公 開 特 許 公 報 (A)

昭63-308797

@Int, Cl. *	證別記号	庁内整理番号	4	3公開	昭和63年(	198	8)12月16日
G 11 C 17/00	3 0 9	C - 7341 - 5B B - 7341 - 5B					
H D1 L 27/10 29/78		8624-5F 7514-5F	審査請求	未請求	発明の数	1	(全13頁)

②発明の名称 半導体記憶装置

②特 頤 昭62-144033 ②出 願 昭62(1987)6月11日

©発明者 北 沢 章 司 登発明者 小 野 隆 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

②出 願 人 特電気工業株式会社 ②代 理 人 弁理士 清 水 守

## 明 福 1

1. 発明の名称

牛耳体记忆装置

2. 特許請求の範囲

(1)

- (a) メモリセルがフローティングゲート及びコントロールゲートを有し、マトリックス状に配置された複数のMOSトランジスタからなるメモリマトリックスと、
- (b) データ消去動作時に、前記MOSトランジス タのコントロールゲートに接地電位を供給する手 Rdと、
- (c) データ消去動作時に、メモリマトリックスの MOSトランジスタの第1の電極にメモリセルの 降伏電圧以下であり、かつ、抜降伏電圧の近勢の 電圧を印加する手段と、
- (d) データ消去物作時に、メモリマトリックスの MOSトランジスタの第2の電極にMOSトラン ジスタに電波が流れない程度の電圧を印加する手

段を其似するようにしたことを特徴とする半導体 記憶論理。

- (2) データ決取り時に、前記メモリセルのフローティングゲート内の電荷量と、前記メモリセルのコントロールゲートに印加される電位とに応じて、前記メモリセルのボーの電極と第2の電低との間に流れる電流により、データを洗取る手段を存することを特徴とする特許の歌の単環体記憶整置。
- (3) 的記メモリセルのコントロールゲートに、 物メモリセルの第1の電匯と第2の電極とを導進 させる電位を与え、かつ、第1の電極に電圧を与 えて、第1の電極と第2の電極の間に電波を決す ことにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有することを 特徴とする特件請求の範囲第1項記載の半導体記 使数置。
- (4) 何記メモリセルのコントロールゲートに、 前記メモリセルの第1の電極と第2の電極とを非 審通とする電位を与え、かつ、第1の電極又は第

## 特開昭 63-308797(2)

2の電極に、前記341の電圧と異なる第2の電圧 を与えることにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有す ることを特徴とする特件領求の範囲第1項記載の 坐職体記憶装置。

- (5) 前記非導通とする電位は半速体基体にパイ アスされる電位と関一であることを特徴とする特 許額状の範囲第4項記数の半導体無種回路装置。
- (6) データ演去動作時に、前記第2の電圧は何記メモリセルの第1の電腦又は第2の電腦に降伏を生ぜしめない電圧を印放することを特別とする特許様式の範囲第4項記載の半率体記憶装置。
- (7) 向記第2の電圧をアトリックス状の列に選択的に与える手段を具備していることを特徴とする特殊状の範囲第4項記載の半導体記憶装置。
- (a) 前記非導速とする電位をマトリックス状の 行に選択的に与える手段を具確していることを特 散とする特性講求の範囲第4項記載の半導体記憶 装置。
- (9) 前記第1又は第2の電圧を前記列に与えた

回数を記憶する手段を存することを特徴とする特 許謀求の範囲第7項記載の半導体記憶装置。

#### 3. 発明の詳確な説明

(産業上の利用分野)

本発明は、半導体記憶装置に係り、特に、提気 的に消去可能な不接発性半導体記憶装置に関する ものである。

## (従来の技術)

使来、快出し専用不揮発性単進体記憶装置において、それに審込まれたデータの電気的な消去方性としては、各種の提案がなされている。特に、EZPROH(Electrically Brasable PROH)として知られる記憶整置では、違い酸化限中の電子のトンネル現象を利用してデータの審替えが可能となり、製品は市販されている。しかし、EEPROHでは、1つのメモリセルを構成するために2つのトランジスタを用いていること、又、トンネル現象は、例えば、21 V程度の高い電圧を必要とすることにより、無種度の点で EPROH(Brasable PROH) と比べて不利となっていた。このため、フローティング

を持つことにより、書替え可能な無限回路監査としては、最も無程度の高い EPROM (宏外線により 済去可能なPROM) と、類似なメモリ電子を用いて 電気的な書替え、特に、消去を行う设定がなされ できた。

その第1はトンネル複数を利用するもので、予 カ、高電位を印加する配舗層を決定しておき、他 のコントロール手段で、極力フローティングゲートの電位を低下させて、フローティングゲート内 の電子を振き取る方法である。各込みは EPRONと 同様にドレイン近傍で発生するホットエレクトロ ンによるフローティングゲートへの電子往入によ

第3 図は EPPONメモリ素子の等価回路であり、 図中、1はコントロールゲート、2 はフローティ ングゲート、3 はドレイン、4 はソースである。 また、第4 図は、更に、電極5 を追加したもの であるが、これを特に消去電極とすることもでき る。フローティングゲート2 と他の四種の電腦1・ 3、4、5 は、飲化額により絶縁されているため、 盤化限の設理を削削すれば、トンネル現象により 電子をフローティングゲートより抜き取ることは 可能である。

取2の方法として、 EPROM人をリ索子のドレインのブレークダウン (降伏) を用いる方法が提案されている。

この方法は、第3図に示す EPRONメモリ 編字を用いて、書込みは通常の SPEONと同一に、コントロールゲート 1 とドレイン3に高電圧を印加し、P型の基板及びソース 4 は接地とし、ドレインが停にアパランシェを発生させて、フローチィンがゲート?に電子を注入する。 開去は、ドレイン3を高電圧、P型を板を接地電圧とし、コントロールゲート 1 に食電圧を印加し、ドレイン3近傍にブレークダウンを発生させ、その陸、発生する高エネルギーのホールをフローティングゲート 2 に住人することにより実行させる。

なお、上記した先行技術は、例えば、特企昭61 -6475号、特企昭61-20953 号、特公昭6:-30351 号、特公昭61-30354 号、特開昭61-165895号等

## 特開昭 63~308797(3)

に記載されている。

#### (発明が解決しようとする問題点)

しかしながら、上記した第1の方法は、電子を 抜き取った後のフローティングゲートの電位制御 が難しく、又、トンネル現象を引き起こす電位が 比較的高いことにより、 EPROHに比べて、製造の 国難さと、実績度の係下とを免れ得なかった。

また、上記した第2の方法は、摘去時に多量の 電波を必要とすると共に、食電位を必要とする。 食電位はP型基版の電位以下の電位となるため、 N型不足物如散落、即ち、N型トランジスタのソ ース、ドンインにパイプスすることができない。

従って、Nウェル(well)ChasのPhOSトランジス 夕及び多結晶シリコン等の抵抗素材のみを用いて 論理期間せねばならず、回路形成上の制的が非常 に大きい。また、現在 EPROMの主流であるE-DMOS (Enbancepent-Depiction MOS) 型集項回路には遺 用でまない。

本発明は、以上の欠点を除去して、 EPRONと同一構造のメモリ素子を用い、 EPRONと同一の集種

トコールゲートを有し、マトリックス状に配置さ

度を可能としなから、電気的なデータの消去と再 書込みを可能とする半線体記憶装置を提供するこ とを目的とする。

## (部盤点を解決するための手段)

本発明は、上記問題点を解決するために、メモリセルがフローティングゲート及びコントロールゲートを有する複数のNOSFETからなるメモリマトリックスと、データ消去動作時、そのメモリマトリックスのNOSFETのゲートに接地電位を供給やする手段と、データ消去動作時、そのメモリマトリックスのNOSトランジスタの第1の電圧を印加する手段と、データ消去動作時、そのメモリマトリックスのNOSトランジスタの第2の電極に、NOSトランジスタに電流が渡れない程度の電圧を印加する手段を設けるようにしたものである。

### (作用)

本発明によれば、第1四に示すように、メモリ 電子M<sub>11</sub>~M<sub>21</sub>はフローティングゲート及びコン

れる。電圧切換回路25はメモリマトリックスの共 通謀6に結合され、かつ、データ書込み及び提出 し動作時は、共道線Bに接地電位を供給し、消去 信号に応答して、データ消去動作時、メモリ素子 の時状電圧以下であつて、かつ、その降伏電圧近 伊の高電圧を供給する。行デコーグ25はメモリマ トリックスのワード級に符合され、かつ、データ 消去動作時、データ消去信号に応答して、全ワー 下線を接地電位又はその近傍の電位にする。一方、 列デコーダ24は春込み及び読出し時には、選択回 路のHOSFET2[a~2]にのいずれかを選択し、消去 動作時には、データ情主信号に応答して選択国路 の全80SFET21 a ~21 c をオン動作させる。プロッ ク28には書込み制御信号に応答して、選択回路の ノード27に書込み信号(+ 7 V)を出力する手段 23と、選択回路のノード27を定電圧(例えば+2 V}に保持するアルアップ概能と、ノード27へ出

力される電波に応答する出力信号を出力する回路

30と、流出し動作時に回認30の出力信号を増幅し、

消去動作時、消去信号線Aからの消去信号により 読出し動作を停止するセンスプンプ回路31を設け 。

このように、簡単な構造からなるEPRON を基本 構成として、かつ、100 m A 程度の微少な電波で 短期間にフローティングゲートを有するメモリ素 子のデータの書込み、構芸が可能であり、使用電 任も最大14 V 程度に低減することができるので、 大幅な機能及び無損度の向上を図ることができる。 (実施別)

以下、本発明の実施例について図面を参照しながら詳細に説明する。

本発明は、ブレークダウン以前に発生するジャンクシ・ン電波とチャネル電波のアパランシェにより発生する高エネルギー電子とを用いて、フローティングゲートへの電荷の出し入れを行うように構成する。

まず、書込み、即ち、フローディングゲートへ の電子の注入について説明する。

第5回及び第6回は本発明に用いるフローティ

特開昭 63-308797(4)

ングゲートを有するノモリ素子の様成図であり、 第6図はそのメモリ素子の平面図、第6図は第5 図の11 - N線断面図である。

図中、10はP型基板、1(はドレインを形成する N型不純物拡散層、12はポリサイドで形成される コントロールゲート、13はポリシリコンで形成さ れるフローティングゲート、16はソースを形成す るN型不純物拡散層である。これは EPROMのメモ リ男子と同一であり、書込みの原理も EPRONと同 ーである。具体的に示すと、P型益板10を0V、 ソース14に 0 V、コントロールゲート12に14V、 ドレイン11に7 Vを印加する。耐記パイアス条件 により、ドレイン11近傍のチャネル部に高電界額 **域が発生し、そこで、生成された高エネルギーの** エレクトロンがフローティングゲート13を囲む酸 化體のエネルギー障壁を乗り換えて、フローティ ングゲート13に波入する。これにより、メモリ素 子のコントロールゲートをゲートとする 805トラ ンジスタの隣値電圧が上昇する。

この書込み条件は、ドレイン電圧が1Vであり、

通常の EPRONの市込み電圧 8 ~10 V に比べて低く 設定されている。

第1図にこの場合の表込み後のメモリ累子の顧 値電圧の変化の実過値を示す。

なお、電圧としては 7 V を印加し、編領にはメモリ素子の関値は圧、機能には経過時間を示す。 第 7 図より、書込み条件としては、余裕を持っていることが分かる。図には示さないが、実機結果より、ドレイン電圧は 4 V 以上あれば書込みは変行できる。

消去については、ドレインに書込み時より十分 高い電圧を印加する。以下実施例では14 V を印加 ナエ

一般に知られているように、PNジャンクシ・ンに逆方向電圧を印加すると、対数な印電流が強れるが、電圧の上昇に従って、空乏層内で衝突電 類が発生し、それによる電波が空乏層と、中性の半導体との雰囲で搏浪される中性の半導体内の少数キャリア及び空乏層中で生成される電子正孔対による電流を上向るようになる。一般に定義され

る増倍係数Mは実験式として、

 $M = 1 \times (1 \sim (V \times V_*)^*) - \cdots (1)$ 

V。:ブレークダウン電圧

n :素材による因子

として<mark>衰される。M→∞</mark>がブレークダウンと定義 されている。

又、HOS トランジスクのドレイン電圧上昇によるブレークダウンについてはゲート電圧依存性があり、N型 HOSトランジスタの場合、ゲート電圧が低い程ブレークダウン電圧は低下する。これはドレイン近傍の空乏層中の電景強度がゲート電圧に低在するためである。

第8図に、第7図に示されたものと同一形状のEPRONメモリ素子のドレインに高電圧を印加した場合のドレイン電波の変化を示す。経緯にはドレイン電波、微粒にはドレイン電圧が示されている。図中、a にフローティングゲートの電位を一くVに固定したものであり、b.c. d はそれぞれー2 V.0 V.2 Vに固定したものである。ソース電位は2 V、番板電位は0 Vである。図中、a

は前記(1)式に示すプレークダウン領域であり、「はプレークグウンに至る直南の領域である。図よりドレイン電圧がISV以上で、ドウイン電流の色溢な変化が観測される。又、その変曲点にフローティングゲート内の雪込みにつまれた過剰電子量と、ドレインジャンのでで、上のでは入された過剰であることが分かる。四ち子では入された過剰でいる。となってローティングゲート中に注入された過剰でフローティングゲート中に注入された過剰で、正対のアート中に注入された過剰で、正対のアートでは入された過剰で、正対のアートでは入された過剰で、正対のアートでは入された過剰で、正対のアートでは入された過剰で、アークを決している。

このジャンクション電波は、フローティングゲート内の追射負電荷を消滅させる強色を持つ。 第9回はその実現例を示す図であり、匝中、 \* は フローティングゲートに電子が让人されていない 状態での関値電圧を、 b はフローティングゲート 内に往入された電荷が、ドレインのジャンクショ ン電法によって中和されていく体子を関値の変化

## 特開昭 63-308797(5)

として示す。グラフの経動には図価電圧を、機動はドレインに14 V、ソースに 2 V、コンドロールゲートと基板に 0 V を印加した場合の経過時間を示す。ソース電圧を 0 V としないのは、例記のジャンクションはで、ディイアスを記憶が、基版中に電子が多量に対する。それに伴って、域が大力である。との電子はより、新たなキャリアの増倍を引き起こし、確子とり、新たなキャリアの増倍を引き起ことを果として、これは本発明にとっては、調査のためのドレイン電圧のマージンを低下させる。

又、第10団にメモリ素子のフローティングゲー トの電位を示すための容量分布状態を示す。

図字、C,はコントロールゲートとフローティングゲートとの、C,はチャネル部とフローティングゲートとの、C,はソースとフローティングゲートとのそれぞれの容量を示す。C,はチャネル部と基版間の空泛層を介した容量であり、C,はC,とC,の

疑列接続された容量を示す。メモリ素子のフローティングゲートが関値電圧以下の場合は、チャネル電荷が存在しないため、容量C。が有効となり、 図値電圧以上では容量C。が有効となる。

有記容量はメモリ電子の形状が複雑であること から、数値的に求めることは難しいが、通常これ らの容量関係は、

C. / (C. + C. + C. + C. ) - 0.6 ... (2) となる程度に設計される。又、通常、考込み後に必要とされる、メモリ素子の固値電圧は誘出し時、V. 2 電圧、即ち、5 V程度である。メモリ素子の初期間値は 1.5 Vであるから、変化量は 3.5 Vであり、その場合、注入された電荷は関値測定時には容量C. に蓄えられていることになる。 従って、関値変化量 3.5 Vのメモリ素子のコントロールゲート、ソース、ドレインすべてが接地されている 状態でのフローティングゲートの電位は (2) 式よれ

- 3.5 V × 0.6 - - 2.1 V となる。未書込み状態では C V である。ここにド

レイン及びソース電圧が上昇すると、容量Cs. Cs の影響により、フローティングゲートの電位も上昇する。従って、前紀パイプス条件での第9図のフローティングゲートの電位は書込まれた状態のメモリ素子で-2 V程度であり、請去された状態で1.5 V程度である。

果 8 図、東 9 図より、ドレイン電流は最大 100 m A 程度であり、周時に多数のメモリ素子を消去したり、 LS1の内部昇圧によって消去したりすることが可能な電流量である。又、今までの最明から明らかなように、ドレイン電圧の上昇と共にドレインジャンクシェン電波が急激に増加するのであるから、ドレイン電圧の上昇速度を制御値して、消去時間内の電波を平均化することは容易である。これはドレイン電圧供給部に一定の負荷抵抗を持たせることによっても実現し得るものである。

第1回は本発明の第1の実施例を示す半球体記 位益波の回路区、第2回はその回路の各部の動作 フローチャートであって、第5回及び第6回に示 すフローティングゲートを有するメモリ素子が2 ×3のマトリックス状に配列されたものである。

図において、M.,~Mazは2×3のマトリック ス状に配列されたメモリ業子、21 a ~21 c はデー 夕編22ュー22cを共通ノード27に選択的に接続す る MOSトランジスタ、23 a 、23 b はメモリ君子の コントロールゲートに結ばれるワード線、24はト ランジスタ21 a ~21 c に選択信号を送出する列デ コーダ、25はワード線に選択信号を送出する行デ コーダである。26は電圧切換回路であり、14Vが 印加される端子26 a 、 0 V が印加される端子26 b 、 D-MOSFET26 c , 26 d 、MOSFET26 c . 26 ( 、清去信 号が入力される流子33に投統さるインパータ26 h を有する。プロック28は、書込み制御回路29、流 出し回路30、センスアンブ31を含む。その書込み 類階回路29は、 V.,9 V が印加される端子36、署 込み制御住身が印加される端子37、D-NOSFE729 a 、 MOSPET29 b、29cを有し、流出し回路30は Vec5 Vが印加される箱子38、MOSFET30a, 30b. 30c. 30 e、B-MOSFET30dを有する。31はセンスアンブ、 39はデータ出力選子である。

#### 特開明 63-308797(6)

そこで、この回為の効性について設明する。まず、審込みの場合は、漢2回に示すように、確子33には消去信号は入力されず、 A 練及び電圧 労権之回数26に接続される共通線 B は 0 V 、共通 ノード27ので線は?Vとなり、行アドレス信号に 巻づき、行デコーダ25からの出力により、例えば、 ワード線23 a のみか退収され、メモリ素子形。。 ル11、 ル11 のコントロールゲートのみに14 Vが印 加11、 ル21 のコントロールゲートのみに14 Vが印 加21 からの出力信号に基づき、例デコーダ24からの出力信号により、例えば、トラン ジスタ21 c のみがオンとなり、データ線22 c のみ が選択され、メモリ素子形。 1 1 3 1 にのみのドレ インに 7 Vが印加される。すると、約行われる。

次に、想出しの場合は、第2図に示すように、例えば、人線及び日線は0V、C線に2Vが印加される。また、行アドレス信号に基づき、行デコーダ25からの出力により、ワード線23ェのみが選択され、 Vec5 Vがメモリ業子の1、 パェ、パッ、のコントロールゲートのみに印加される。また、

審込まれたデータを持まするためには、ブロック28により共通ノード27の電位を2 V とし、全ワード級23 a . 23 b を 0 V とし、トランジスタ21 a ~21 b を蓄電圧とし、共通ノード27の電圧 2 V を客データ級22 a ~22 c に薄く。また、電気切換回

対アドレスは号に基づき、列デコーグ24からの出力信号により、データ級22cのみが選択され、メモリ君子4s、、Ms: のドレインにのみに2Vが印加される。すると、メモリ君子4s, に記憶されたデータのみが依出される。

次に、消去の場合について説明する。 第2回に示すように、消去信号が送出され、A 導に Ver 5 V 印加されると、電圧切換回路26からは14 V が B 線に出力され、また、C 縁に 2 V が印加される。更に、ワード線23 a 及び23 b は 0 V となり、デーク線22 a ~22 c に 2 V が印加される。すると、2 × 3 の全てのメモリ衆子のデータが消去される。

このように、箱子33からの消去信号により消去 時、行デコーダ25は全出力 0 V を、列デコーダ24 は全出力高電位を与える。又、電圧切換回路25は 端子33からの消去信号に応じて消去時、端子26。 より与えられる高電位14 V を、書込み及び禁出し 時には罐子26 b より与えられる接地電位 0 V を、 メモリ電子の共通ノード35に送出する風能を有す

路26により備子26mの電圧を14∨とする。この状 症ですべてのメモリ素子は消去動作に入る。電子 **注入量の多いフローティングゲートを有するメモ** り君子の一部は、プレークダウンを一時的に引き 起こす場合があるが、それによって生じるフロー ティングゲートの負電荷損失により、ブレークダ カンは自動的に停止する。この状態で適当な時間 を径過させると、初期よりフローティングゲート 内に負電荷を有するものは、その電荷を失う。初 期より負電荷を存しないものは、そのドレインに 厳島な電流が発生するのみであるから、電荷の変 動はほとんどない。これにより、フローティング ゲート内に書込まれたデータは消去され、メモリ 妻子は初期化される。この場合、消去の終了点は ドレイン電流、即ち、電圧切換回路26より送出さ れる電波量の減少を検出することによることが可 能である。又、1つの集積回路装置内に電圧切換 回路26を複数持ち、消去をプロック化することに より、より少ない電波量で消去を実行することも 可能である。

## 特開昭 63-308797(プ)

次に、本発明の第2の実施関を第11回を用いて 説明する。

第11回では否込み時高電圧となるデータ線に消 去時にも更に高い電圧を印加することにより、消 会を実行する回路構成となっている。

図中、第1図と同様のものは同じ番号を付し、 異なるものについては、第1図とは異なった番号 を付与した。

プロックはは使出し及び委込みについては、第 1 区及び第2 図と同様であるが、消失時には14.V を送出するものとする。

また、NOS トランジスタ43は設当し及び審込み時には準過し、端子35を 0 V とし、情去時には非認過となって端子35の電位を上昇させるものである。但し、ダイオード接続された BOSトランジスタ42により端子35の電位は 2 V以上にはならない。一般にはダイオード接続された BOSトランジスタ42になりが減られた BOSトランジスタ 12を複数級列接接して、電位を 2 V とするが、ここでは高略のため1つの BOSダイオードで示す。図中、端子35の電位を上昇する要因は、メモリ素

子を経由して流れる可波である。

**古込みと読出しに関しては、第1の実施例と同** 一の手順によって実行される。この時のバイアス 電位も同一である。雪込みと消去とにメモリ素子 の同一の電極を用いることは、要込み時に既に書 込まれている非選択メモリ常子に敬募な消去を引 **き起こさないようにしなければならない。第8回** に示すように、1Vのドレイン電圧でのジャンク ション電流は、フローティングゲートの電圧が一 4 V (グラフェ参照) であっても、10<sup>-1</sup>A以下で あり、実質的に消去に要する数 A A ~ 数10 A A の 電波と比べて、大きな比を有している。又、孫8 図と第3回を比べてみると、同一電波であっても フローティングゲートの電位が上昇すると、図値 の変化量は電流減少に比べて、更に大きく減少し ている。つまり、第9図に示されるように、消去 の初期には△V、は 2.5V /lasec 程度であるが、 函値が 1.5 V に近くなると、0.25 V / 200 esec 程 度となりその差は2000倍である。第8図に示され るドレイン14Vでの電波変化を見るとV-c=2V

(グラフィ参照)でしゅん。 Vre=-4 Vで 100 μAてある。コントロールゲート、ソース及びド レインが定電圧でのフローティングゲートの電位 の変化量と関値の変化量の関係は (2)式より 0.6 倍であるから、第8回の範囲は△Vァ19Vの範囲 を示していることになる。 しかし、第3図での△ V, は約5 Vである。従って、第8図のグラフb に対応する電流変化量は最大 100倍以内であり、 前記の2000倍の消去速度と対比すると、フローテ ィングゲートの電子量が被少するに従って、ドレ イン電視に対する消去効率は【桁以下個下してい る。使って、書込み時データ線を共有する既書込 みメモリ君子の領去は書込み時ドレイン電圧1V であれば実質的には発生しない。消去は列デコー ダ41の出力を同時に高電位とし、複数のデータ級 に連なるメモリ電子を開時に選択して実行するこ ともできるし、デーク線缶に選択的に実行するこ とも可能である。具体的にはプロック44で生成さ れた高電位14Vがトランジスタ21コ〜21cを介し てデータ線22 a ~22 c に導かれる。共通ノード35 は初期には 0 Vであるが、ノモリ素子のプレークダウン及びテーリング電流により電位は 2 Vに理定される。又、プレークダウンを起こしたメモリ素子はソース電位の上昇及びフローティングゲート内の負電荷を失うことにより、プレークグウンを停止し、共通ノード増子35の電位は 2 V を建持し、消去が実行される。消去内、行デコーグ25の出力はすべて 0 V であることは第1の実施例と同様である。この第2の実施例を用いれば、例えば、現在の領気ディスクに用いられるセクタの最近で取り入れて、データ線と対応させ、セクタタ単位での電込み及び消去が可能な集団問題装置を提供である。

次に、本発明の第3の実施例を第12図を用いて 説明する。

第12図はピット単位で多込み及び消去が可能な 半導体記位装置の回路図である。

図中、第1図と比べて環能の異なるもの及び追加したもののみに第1図の語号とは異なる書号を

## 特開昭 63-308797(8)

付与した.

この団において、第1の行デコーダ52は書込み 及び铣出し時は1つの行線を選択して高電位はV とし、他は0Vとする。又、羽去時にに極性を反 転し、1つの行鞅を退択して0Vとし、他は高電 位 9 7 とする。消去時の第 2 行編 54,55を駆動す る第2の行デコーダ53は、消去時、選択された1 つの出力を2Vとし、他の出力は9Vとする。又、 第2の行デコーグ53は鉄出し及び書込み時には全 ての出力を8Vとする。列デコーダ51は選択され た出力を高電位とし、他はDVとする。プロック 56は鉄出し時2~の電圧を出力し、又、同時に渡 出する電流を検出する。豊込み時には、豊込みデ - 夕に徒って 7 V 又は 0 V を出力する。積去時に<sup>、</sup> はIAVを出力する。例えば、メモリ素子Miiの書 込みを行う場合、列デコーダ51によりトランジス タ21 b のみが遠遺とされ、ブロック56より印加さ れるTVがデータ雑22bに導かれ、メモリ業子の ドレインに印加される。男1の行デコーダ52は第 1 行級23 a を14 V とし、第 1 行線23 b は 0 V とす

る。第2の行デコーダ53により、第2行線54,55 は共に0Vとする。この状態でメモリ素子はMin のみが電波を波すため、そのフローティングゲートに電子が注入さる。又、メモリ素子Minを消去 する場合は、列デコーダ51によって選択されたト ランジスク216が導過状態となってプロック56よ り印加される14Vがデータ線226に与えられる。 第1の行デコーダ52によ 選択された第1行線23。 は0Vとなり、第1行線236は再環位 9Vとなる。

第2の行デコーダ53は第2行旗54に2 V を与え、第2行線55は9 V とする。この時、データ線22 = .

22 c はメモリ 常子 M・1。 M・1。を介して第2行線55から充電されるが、それらのメモリ帯子が未含込みであっても関値電圧が高いことにより、1 V 以上にはならない。この状態でメモリ素子 M・1にコントロールゲート 0 V、ドレイン14 V、ソース 2 V であるから、データは消去される。メモリ素子 M・1、と M・1、はドレイン電圧が 7 V 以下であるから 根去されない。メモリ素子 M・1、と M・1、はドレイン電圧が 7 V 以下であるから 根去されない。メモリ素子 M・1、と M・1、はドレイン電圧が 7 V 以下であるから

ールゲート 9 V、ソース 9 V、ドレインT V となり、ノモリ 素子 M i i はコントロールゲート 9 V、ソース 9 V、ドレインI 4 V となる。この状態では上記(2)式より、又、ソースドレインがバイアスされていることによりフローティングゲートの電位は未審込みで 7 V以上、電込み状態でも 3 V以上である。

第13辺に ドレイン電位とドレイン電波の関係を ます。

ソース 9 Vで接触にドレイン電圧、液軸にドレイン電流を示す。第13図において a , b , c , d はそれぞれフローティングゲートの電圧が 3 V . 5 V . 7 V . 9 V の場合である。ドレイン電圧14 V でもドレイン電波は10・A 以下となって、メモリ君子は消去されない。これにより、目的とするメモリ君子が消去される。第3の実施研によれば、ビット Q 位で又はバイト Q 位でのデークの消去が可能となる。これを実現した整置で長期間に亘って、 都込み及び消去を吸り返した場合等込まれたメモリ素子は低かづつフローティングゲ

- ト内の電子を失っていくが、これは定期的にデータのリフレッシュを実行すれば良く、その機能を装置内に持つことは難しくない。又、リフレッシュを実行する期間を決定するために装置内に、消去を実行したカウンタを備えることも、メモリ素子を用いて容易である。

なお、本発明は上紀女性別に限足されるものではなく、本発明の理旨に基づいて積々の変形が可能であり、これらを本発明の範囲から排除するものではない。

## (発明の効果)

以上、詳細に説明したように、本発明によれば、簡単な構造からなるEPRON を基本構成として、かつ、100 A 人程度の減少な電波で短期間にフローティングゲートを有するメモリ業子のデータの書込み、消去が可能であり、使用電圧も最大はV程度に低減することができるので、大幅な関係及び集積度の向上を図ることができる。従って、再選問回路装置を構成するのにに好適である。具体的には、

## 持開昭 63-308797(9)


- (1) 精外線照射用窓を持たないPROM のデータ構造を可能とする。
- (2) 磁気ディスクに代わる外部記憶用負債回路整置の整造が可能となる。
- (3) データ処理装置と直接配線接続して、電腦オフトのデータ保持を可能とする集積回路装置の製造が可能となる。

## 4. 図面の簡単な説明

第1図は本発明の第1の実験例を示す半導体記憶装置の回路図、第2図は第1図の回路の各部の動作を設明する図、第3図は EPRONメモリ素子の等価回路、第4回はEEPRONメモリ素子の平面図、第6回は第5回のリーが線断面図、第7回は番込みはのメモリ素子の両値電圧の変化の実制値を示す回、第8回に EPRONメモリ素子のドレインに高電圧を印加した場合のドレイン電視の変化を示す図、第10回はメモリ素子のフローティングゲートの電位を示すための容費分布を示す図、第11回はよモリ表表の容費分布を示す図、第11回はよモリ表表の容費分布を示す図、第11回は本免務の第

2 の実施例を示す半点体記憶装置の回路図、第12 図は本発明の第3 の実施例を示す半導体記憶装置 の回路図、第13図はその回路におけるドレイン電 位とドレイン電波の関係を示す図である。


10… P型基板、11… ドレイン、12… コントロールゲート、13… フローチィングゲート、14… ソース、Min ー Min ニ メモリ 去子、21 a ー 21 c … ドランジスタ、22 a ー 22 c … データ 線、23 a . 23 b … ワード類、24. 41. 51… 列デコーダ、25… 行デコーグ、26… 単圧切換回路、26 a . 32. 35… 端子、27…共進ノード、28. 44. 56… ブロック、42. 43…nos トランジスタ、52… 単1の行デコーダ、53… 第2の行デコーダ、53・第2の行デコーダ、54.55・ 第2 行数、





本港明の第1奥地側を示す中書格式技術型の回路型


第 1 図


# 持開昭63-308797(10)














本老明の第2支施例を示す考導体記憶表置。回路図 第11図

## 特開昭 63-308797(12)

## 手統補正聲 (自発)

昭和62年10月 9日

特許序長官 小川邦夫 設

1. 事件の表示

昭和62年特許職第146033号

発明の名称
 半導体記憶装置

**小会性的信息** 

3. 補正をする者

平件との関係 特許出職人 けた 17 また 17 また

4、代理人

住所 デ(101) 東京都千代田区外神田 3 - 4 - 1 0 神田寺ビル

氏名 (8963) 弁理士 清 水

5. 補正の対象

明報書の「特許請求の疑菌の欄」、「発明の詳報 な説明の間」及び「図面」

6. 補正の内容 別紙の辿り り、降伏電圧の近傍である第2の電圧を印加し、
フローティングゲート内の環備量を変化させる系
設在負債することを特徴とする半導体記憶装置。
(2) 前記非導過とする電圧は半導体条体にバイアスされる電位と同一であることを特徴とする特
跨議末の範囲第1項記載の半導体記憶装置。
(3) 前記第2の電圧をマトリックス状の列に選択的に与える手段を具備していることを特徴とする特殊域の範囲第1項記載の半導体記憶装置。
(4) 前記非導過とする電位をマトリックス状の行に選択的に与える手段を具備していることを特徴とする特性域での範囲第1項記載の半導体記憶装置。

(5) 南記第1又は第2の世圧を同記列に与えた 回数を記憶する手段を有することを特徴とする特 許疎求の範囲第3項記載の半導体記憶装置。

- (2)発明の詳細な説明の間を次の進り補正する。
- (L) 明確書の第4関第20行目に記載の「フローティング」を「フローティングゲート」と補正する。

(1) 特許請求の配因の個を次の通り掲正する。 (1)

(a) 半導体基体上に形成されたフローティングゲ ートを有するMOSトランジスタがマトリックス 状に配置されたノモリマトリックスと、

(b) 前記MOSトランジスタのフローティングゲート内の電荷最とコントロールゲートに印加される電圧とに応じて、前紀MOSトランジスタの第1の質性と第2の電性との間に次れる環流により情報を使み取る手段と、

(c) 耐根MOSトランジスタのコントロールゲートに耐税MOSトランジスタの第1の電板と発えの電板と表現させる電圧を与え、且つ第1の電板に乗1の電圧を与えて、第1の電極と第2の電腦との間に電流を流すことによりフローティングゲート内の電荷量を変化させる手段と、


(d) 前起MOSトランジスタのコントロールゲートに前RMOSトランジスタの第1の電優と第2 の電優とを非薄温とする電圧を与え、且つ第1の 電極又は第2の電優に該電優の時代電圧以下であ

- (2) 明智者の第10員第7行目に記載された「野 込み、」を削除する。
- (3) 明細書の第12頁第5行目に記載の「なお、 電圧としては7Vを印加し、」を削除する。
- (4) 明福客の第12員第19行目に記載の「生成される」を「熱的に勁起される」と補正する。
- (5) 明細書の第14頁第2行目に記載の「面前」 歩「Upp」と検正する。
- (6) 明知書の第14頁第3行目に記数の「15V以上で、」を「15V以下で、」と様正する。
- (3) 明認書の第15頁第18行乃至第19行目に記載の「フローティングゲートとの」と同頁第19行目に記載の「それぞれの容量」との間に「、C.はドレインとフローティングゲートとの」を挿入する。
- (8) 明起書の第25頁第9行目乃至同員第10行目 に記載された「フローティングゲートの電子量」 モ「ドレイン電波」と補正する。
- (9) 明柳書の第25頁第11行目に記載の「1 桁以下」を「1 桁以上」と補正する。
- (10) 明知書の第27頁第3行目に記載の「高電位

特開昭 63-308797(13)

14 V」を『高電位14 V 又は V の電位」と補正する。

- (11) 明細書の第30頁第19行目に記載の「構成す
- るのにに」を「構成するのに」と確正する。
- 〔3〕図面中第1図を別紙の通り補正する。



本表明。第/東班例 9示7 中等 序記機根重 0 回路图 第 1 図